極薄単結晶基板を用いた電界効果による物性制御
私たちの研究室では電界効果による遷移金属酸化物の物性制御の研究を行っています。
C.H.Ahn et al., Nature 424, 1015

FETの原理：Channel layerを試料として、Gate Insulator layer（誘電体）を挟んだGate電極とChannel layerに接触させたSource電極との間に電圧を加えることで誘起された電荷をChannel layer内に注入します。

特徴：化学置換によらないキャリア注入であり、結晶構造が変化せず、置換イオン（イオン半径が元と異なる）によるランダムネスも生じません。物性のキャリア濃度依存性を1つの試料で連続的に調べることが可能になります。
いろいろな物質群に対して、図中にある物性を発現させるために必要な誘起キャリア面密度。ゲート絶縁体との界面1単位胞層に対する量になっている。強相関系物質では〜1014cm-2と半導体FETの動作キャリア変調量<1013より大きなキャリアを誘起する必要があります。
私たちのグループでは誘電率の大きな酸化物単結晶（SrTiO3など）を微細加工の手法で極薄化（〜1μm）したものを基板（ゲート絶縁層）とし、その上にチャンネル層となる物質を薄膜として形成することによりFET構造を作製し、電界効果による物性制御の研究を行っています。
FET構造の模式図
削ったSTiO3の裏側にソース、ドレイン電極を形成する。
中央部分のSrTiO3は厚さが1μm程度になっている。

FETの構造に関する考察　?誘電層から見て?

1. 誘電層を薄膜とする構造

　(a) チャンネル層が基板（例：C60単結晶/Al2O3/Au）

　(b) チャンネル層も薄膜（例：基板/YBCO/SrTiO3/Au）

2. 誘電層を基板とする構造（基板の表、裏にチャンネル層、ゲート電極を配置）

1の長所：誘電層を薄くできるため静電容量を大きくできる。

　　　　　誘電層の選択肢が広い。

1の短所：絶縁破壊電圧を大きくすることが難しい。（薄膜に起因する原因（欠陥など。ダスト。）

　　　　　誘電率など物性値がバルクに劣る場合がある。

酸化物をチャンネル層とする場合に誘電層、チャンネル層とも高温のエピタシャル成長によることで、リークが生じやすくなる。特に基板/チャンネル層/誘電層の順番の構造ではチャンネル層表面の凹凸に起因して誘電層に凹凸ができるためリークが起こりやすくなる。

2の長所：誘電率など物性値がバルク値。

　　　　 絶縁破壊電圧が大きい。

　　　　 SrTiO3、KTaO3などでは量子常誘電性により低温で誘電率を〜104と大きくすることが可能。

　　　　 光照射により誘電率がさらに1桁大きくなるとの報告もある。

2の短所：極薄（＜10μm）にしないと、静電容量が小さい。

FET構造作製におけるポイント：1、2においてどちらが、実効的な電場（V/d（誘電層の厚さ））を大きくできるか？

実際は

(a) どこまで絶縁破壊電圧の高い薄膜をつくれるか？

(b) 基板をどこまで絶縁破壊電圧を高く保ってうすくできるか？

どちらがより現実的に容易か？という問題になる。